90. ATM 계층
ATM 표준에 정의된 계층구조는 [그림 6-40]과 같이 물리계층, ATM 계층, 응용적
응계층(AAL)의 3계층 구조를 사용한다. [그림 6-41]에서 볼 수 있는 것처럼 교환기
의 경우 하위 두 계층 즉, 물리계층과 ATM 계층만을 사용하며, 종점인 사용자 접근
장치는 3계층 모두를 사용한다.
가. 물리계층
ATM은 물리계층의 전송방식으로 SONET을 기반으로 한다. ATM이 물리계층에서
의 셀의 전송방식으로 SONET을 기반으로 한 것은 두 가지 이유 때문인데, 첫 번째
는 SONET 전송방식이 매우 높은 데이터 전송률을 가지기 때문이다. 두 번째 이유는
SONET이 페이로드의 시작부분을 정의하는 포인터를 사용하고 있기 때문에 셀의 경
계가 명백하게 정의될 수 있기 때문이다. SONET을 이용하여 ATM 셀의 시작부분이
정의되면 셀 사이에 공백이 없는 ATM에서도 다음 셀을 찾기 위해 앞의 53바이트의
위치만을 계산함으로써 쉽게 페이로드에서 나머지 셀들은 구분할 수 있다.
하지만 ATM 물리계층에서의 전송방식을 SONET만으로 한정한 것은 아니며 이더
넷, 무선 LAN 등과 같은 물리계층 전송방식으로도 ATM 셀을 전송할 수 있다. 이 경
우 반드시 해결되어야 하는 문제는 셀 경계의 확인이 가능하여야 한다는 것이다. 이
를 위한 하나의 방법은 수신기가 셀의 마지막 부분을 추적하고 헤더에 순환중복검사
(CRC)를 5바이트 포함시키는 것이다. 만일 오류가 없다면 비교적 높은 정확성을 가
지고 셀의 마지막 바이트를 찾을 수 있으며, 이 경우 셀의 경계는 SONET의 경우와는
반대로 앞으로 53바이트의 위치를 계산함으로써 알 수 있게 되는 것이다.
나. ATM 계층
ATM 계층은 경로지정, 트래픽관리, 교환 및 다중화 서비스 등의 기능을 수행하는
계층으로 [그림 6-42]와 같이 AAL 계층으로부터 48바이트의 세그먼트를 받아서 5바
이트 헤더를 추가함으로써 53바이트의 크기를 갖는 셀을 생성하여 물리계층으로 보
내는 역할을 담당한다.
ATM 계층에서 5바이트의 헤더를 추가하는 과정에서 ATM은 UNI와 NNI 두 가지
의 헤더 형식을 사용하는데 각각의 헤더 구조는 [그림 6-43]과 같다.
(1) 공통흐름 제어(GFC)
UNI 셀에만 포함되어 있는 4비트의 GFC(Generic Flow Control) 필드는 UNI 레벨
에서 흐름 제어 기능을 수행하는 비트이다. NNI 셀에서는 4비트의 GFC를 VPI 확장
용으로 사용하기 때문에 NNI 셀은 UNI 셀과 비교하여 보다 많은 가상 경로를 정의
할 수 있다.
(2) 가상경로 식별자(VPI) 와 가상채널식별자(VCI)
UNI 셀과 NNI 셀에서의 VPI는 각각 8비트와 12비트의 크기를 가지고 VCI는 UNI
와 NNI 모두 16비트의 크기를 갖는다.
(3) 페이로드 유형(PT)
PT(Payload Type) 필드는 3비트의 크기를 가지는데, 첫 비트는 해당 페이로드가 사
용자 데이터로서의 페이로드인지 아니면 관리정보로서의 페이로드인지를 구분하는
데 사용하고 나머지 2비트는 첫 번째 비트에 따라 결정된다.
(4) 셀 손실 우선순위(CLP)
CLP(Cell Loss Priority)는 1비트의 크기를 가지며, 이는 혼잡 제어를 위해 제공되는
정보이다. 만약 네트워크에 혼잡이 발생한 경우 이 값이 0인 셀들이 먼저 폐기되며,
이 값이 0인 모든 셀들이 폐기된 이후에 1의 값을 가지는 셀이 폐기된다.
(5) 헤더 오류 정정(HEC)
HEC(Header Error Correction)은 헤더의 처음 4바이트에 대해서 오류 정정을 위해
삽입되는 계산된 코드로서 이는 단일비트 오류의 정정과 다중비트 오류의 검출에 사
용되는 CRC로 X8+X2+X+1을 CRC 제수 다항식으로 사용한다.
다. 응용적응계층
마지막으로 응용적응계층(AAL)은 여러 종류의 페이로드도 받아들일 수 있도록 하며,
특히 멀티미디어 페이로드를 전송할 수 있도록 연속된 비트스트림을 받아들일 수 있도
록 한다. 무엇보다도 AAL은 데이터를 셀로 캡슐화하기 위하여 프레임을 분할하는 역할
을 수행하며, 이를 이용하여 두 개의 부 계층을 사용한다. 먼저 분할 및 재조합(SAR)
계층에서는 데이터가 프레임이거나 비트스트림이라도 셀로 전송하기 위해서 48바이
트의 조각으로 페이로드를 분할하고 목적지에서는 이 분할된 조각들을 다시 재조립하
는 역할을 수행한다. 이렇게 데이터가 48바이트의 페이로드로 분할되기 이전에 데이
터들의 무결성을 보장해야 하는데, 이를 처리하는 것이 수렴(Convergence) 계층이다.
'정보통신일반' 카테고리의 다른 글
정보통신기사, 정보통신학과, 통신직 등 정보통신일반 요점 정리 92. WDM/DWDM의 특징 (0) | 2023.05.18 |
---|---|
정보통신기사, 정보통신학과, 통신직 등 정보통신일반 요점 정리 91. WDM/DWDM의 개념 (0) | 2023.05.17 |
정보통신기사, 정보통신학과, 통신직 등 정보통신일반 요점 정리 89. ATM 교환 (0) | 2023.05.16 |
정보통신기사, 정보통신학과, 통신직 등 정보통신일반 요점 정리 88. ATM 구조 (1) | 2023.05.16 |
정보통신기사, 정보통신학과, 통신직 등 정보통신일반 요점 정리 87. 셀 네트워크와 비동기 TDM (0) | 2023.05.15 |